비 | 후베이 홀 센서 그룹 유한 회사

Scientific Reports 13권, 기사 번호: 11600(2023) 이 기사 인용

524 액세스

측정항목 세부정보

CMOS 기반 논리 장치의 오랜 목표는 아키텍처의 지속적인 소형화와 함께 초저전력 작동 및 높은 작동 속도를 포함한 주요 시장의 요구를 충족하는 것입니다. 그러나 개발의 상당한 진전에도 불구하고 기존 CMOS 기반 장치는 의도하지 않은 큰 누설 전류 및 휘발성 동작과 같은 단점을 여전히 겪고 있습니다. 따라서 자기 도메인(MD)을 기반으로 하는 재구성 가능한 논리 게이트는 단일 장치 구성에서 빠른 작동 속도, 비휘발성 및 다양한 논리 기능을 제공하기 때문에 매우 유망한 옵션으로 부상했습니다. 여기서는 전압 구동 읽기 전류 방향을 변경하고 W/CoFeB/MgO/Ta 스택에서 비반전 또는 반전 비교기를 선택하여 단일 2채널 홀 바 장치에서 여러 재구성 가능한 MD 논리 게이트를 처리합니다. 스핀-궤도 토크에 의해 유도된 비휘발성 MD 스위칭 동작은 논리 게이트 기능에 큰 영향을 미치며, 이는 반드시 단일 클록에 동기화되지는 않습니다. 스핀 궤도 토크와 비정상적인 홀 효과 전압 출력에 의한 MD 스위칭을 적용하여 단일 장치에서 AND, NAND, NOR, OR, INH, Converse INH, Converse IMP 및 IMP를 포함한 8개의 재구성 가능한 논리 게이트를 식별했습니다. 이러한 실험적 발견은 가까운 미래에 광범위한 MD 기반 논리 응용 분야에서 중요한 진전을 의미합니다.

자기 시스템의 스핀 자유도 조작을 기반으로 하는 스핀 기반 장치는 높은 동적 속도, 낮은 누설 전류, 열 안정성 및 비휘발성 메모리와 같은 수많은 이점을 제공하는 가장 신뢰할 수 있는 옵션 중 하나로 상당한 관심을 받고 있습니다. 이는 기존 실리콘 기반 CMOS(Complementary Metal Oxide Semiconductor)1와 비교됩니다. 가장 눈에 띄는 스핀 소자 중에는 SOT-MRAM(Spin-Orbit Torque Magnetic Random-Access Memory)이 있는데, 이는 상대적으로 빠른 구동 속도, 낮은 전력 소모 및 내구성 있는 성능에 도움이 됩니다2. 따라서 최근 몇 년 동안 바이어스 하에서 Ta 및 W와 같은 다양한 중금속(HM)에 의해 유도된 스핀-궤도 토크(SOT)가 차세대 스핀 장치의 유망한 대안으로 중요해졌습니다. .

이러한 가능성을 보장하기 위해 SOT 효과를 기반으로 하는 몇 가지 스핀트로닉 장치에는 스핀 기반 가산기 감산기, 하프 스커미온을 포함한 뉴로모픽 장치 및 논리 장치가 있습니다8,9,10,11,12. 중요한 자기 표면 결합 효과인 Dzyaloshinskii-Moriya 상호 작용(DMI)은 SOT 효과 및 자벽 운동을 활용하는 스핀 기반 논리 장치에서 매우 중요합니다. DMI는 자성층과 비자성 중금속층 사이의 경계면에서 스핀-궤도 결합으로 인해 발생하며 키랄 자성을 유도하고 스카이미온(skyrmions)과 같은 독특한 스핀 텍스처를 형성합니다. 키랄 스핀 구조는 키랄성 전환을 통한 키랄 결합 나노자석 또는 자벽 운동을 기반으로 하는 논리 연산에 활용되었습니다. 이러한 발견은 스핀 기반 논리 장치를 설계하고 구현할 때 DMI를 고려하는 것의 중요성을 강조합니다.

특히, SOT 기반 재구성 가능 논리소자는 초저전력, 고속, 고밀도, 비휘발성 시스템에 대한 솔루션을 제공할 것으로 기대된다. 또한 이러한 장치는 단일 장치 프레임에서 여러 논리 작업을 수행할 수 있어 기존 논리 장치21,22,23,24,25,26,27,28,29에 비해 효율성이 향상됩니다. 예를 들어, 스핀 기반 재구성 가능 논리 장치에 대한 수많은 연구에서는 스커미온 역학, 자기 터널 접합 및 키랄성 기반 소용돌이 도메인 벽을 사용하여 성공적인 논리 작동을 보고했습니다.

스핀 재구성 가능 논리 장치에 대한 다양한 접근 방식 중에서 전류 유도 MD(자기 도메인) 스위칭을 사용하는 방법도 고급 논리 부품 배포를 위한 기본 빌딩 블록으로 상당한 관심을 끌고 있습니다. 자기 터널을 사용하는 MD 벽 기반 논리 부품의 실험적 시연 접합이 보고되었습니다35, 36. 최근 연구자들은 SOT 효과에 의해 결합된 변칙 홀 효과(AHE) 전압 출력 신호를 조작하여 재구성 가능한 MD 논리 게이트의 성능을 조사했습니다. AHE 전압에 의한 MD 논리 게이트가 이전에 보고되었지만 여전히 단일 장치 구성에서 여러 재구성 가능한 논리 게이트의 실제 구현을 활용하고 비휘발성 동작의 이점을 활용하려고 합니다.

2 mV (orange color), the logic output is ‘T,’ allowing for the AND gate operation, defined by a non-inverting comparator. Conversely, when Vs < 2 mV (purple color), the logic output is ‘T,’ defined by an inverting comparator, permitting the NAND logic gate to be achieved. Sections of ⑥ ~ ⑨ represent the logic gate behaviors under a Hx leftward along the x-axis and Jread rightward along the x-axis. Based on Eqs. (1) and (3), the switching of the MD is reversed by an external magnetic field, resulting in an inversion of the AHE voltage. The corresponding results are implemented in the reconfigurable logic gates of the NOR or OR (Fig. 3b). Additionally, based on Eq. (1), the reconfigurable logic gates for NOR or OR are implemented by applying Jread leftward along the x-axis and Hx rightward along the x-axis. (Various MOKE images of MD switched by inputs are provided in supplementary Fig. S1)./p> 2 mV) or inverting comparator (Vs < 2 mV). (Experimental results regarding the logic gate operation by the read current direction are provided in Supplementary Fig. S4). To further achieve complex functions in future real microchips, one possible approach is to connect multiple gates in our scheme by adjusting the Vcc voltage of the comparators. For example, by increasing the Vcc voltage from 2 to 20 V, it can be ensured that Vout and logic inputs are equal, achieving the desired cascading effect. However, it should be noted that the ground should also be raised by + 10 V to maintain the proper voltage levels. This condition seems to be necessary for the successful operation of the cascaded logic gates./p>